यूनिवर्सल सॉफ्टवेयर डिफाइंड रेडियो प्लेटफॉर्म, USRP-LW 2954, 160MHz

USRP-LW 2954 अगली पीढ़ी के वायरलेस संचार प्रणालियों को डिजाइन और तैनात करने के लिए एक उच्च-प्रदर्शन, स्केलेबल सॉफ्टवेयर-परिभाषित रेडियो (SDR) प्लेटफॉर्म है।इसमें एक USRP-LW X310 और दो UBX-LW 160MHz RF बेटी बोर्ड शामिल हैं

USRP-LW 2954 हार्डवेयर आर्किटेक्चर 160M तक की बैंडविड्थ के साथ 10MHz से 6GHz तक दो विस्तारित बैंडविड्थ बेटी बोर्ड स्लॉट को जोड़ती है।और इसमें (PCIe, Gigabit/10 Gigabit ईथरनेट पोर्ट) से चुनने के लिए कई हाई-स्पीड इंटरफेस की सुविधा है, साथ ही साथ एक संसाधन-समृद्ध, उपयोगकर्ता-प्रोग्राम करने योग्य Kintex-7 FPGA भी है।इसके अलावा, यूएसआरपी-एलडब्ल्यू 2954 एक ओपन सोर्स क्रॉस-प्लेटफॉर्म यूएचडी ड्राइवर का उपयोग करता है, जिसमें बड़ी संख्या में विकास ढांचे, संगत संदर्भ आर्किटेक्चर और ओपन सोर्स प्रोजेक्ट होते हैं।

USRP-LW 2954 के डिजिटल प्रोसेसिंग कोर के रूप में XC7K410T FPGA सभी प्रमुख घटकों के बीच उच्च गति कनेक्टिविटी प्रदान करता है।RF फ्रंट एंड, होस्ट इंटरफ़ेस और DDR3 मेमोरी शामिल है।डिफ़ॉल्ट FPGA सभी UHD को डिजिटल डाउन-रूपांतरण और डिजिटल अप-रूपांतरण, फ़ाइन फ़्रीक्वेंसी ट्यूनिंग और कुछ अन्य DSP फ़ंक्शन ब्लॉकों को नियंत्रित करने के लिए प्रदान करता है।उपयोगकर्ता अपने स्वयं के डीएसपी प्रसंस्करण मॉड्यूल को विकसित और कार्यान्वित करने के लिए संसाधन-समृद्ध किनटेक्स -7 एफपीजीए के अतिरिक्त स्थान का लाभ उठा सकते हैं, साथ ही यूएसआरपी द्वारा समर्थित आरएफएनओसी विकास ढांचे का लाभ उठा सकते हैं।

USRP-LW 2954 चुनने के लिए विभिन्न प्रकार के हाई-स्पीड इंटरफेस प्रदान करता है।डिवाइस के पैनल पर, गीगाबिट ईथरनेट पोर्ट कनेक्ट करने के सबसे सरल और सबसे अधिक उपयोग किए जाने वाले तरीकों में से एक है।विस्तारित बैंडविड्थ और कम विलंबता वाले अनुप्रयोगों के लिए, जैसे कि PHY/MAC अध्ययन, USRP-LW 2954 इस नियतात्मक संचालन के लिए एक कुशल बस इंटरफ़ेस PCIe x4 प्रदान करता है।जब एप्लिकेशन नेटवर्क रिकॉर्डिंग या मल्टी-नोड प्रोसेसिंग का उपयोग करता है, तो 10 गीगाबिट पोर्ट सबसे अच्छा विकल्प है।

USRP-LW 2954 में कई अतिरिक्त सुविधाएँ शामिल हैं जो कुछ अन्य वायरलेस अनुप्रयोगों में मदद करेंगी।उदाहरण के लिए, FPGA डिज़ाइन में, मदरबोर्ड पर 1GB DDR3 का उपयोग डेटा बफ़रिंग और डेटा संग्रहण के रूप में किया जा सकता है।आंतरिक GPSDO उच्च-सटीक आवृत्ति संदर्भ प्रदान करता है जब 50ns से कम के सिंक्रनाइज़ेशन विलंब के साथ GPS सिस्टम के साथ सिंक्रनाइज़ किया जाता है।उपयोगकर्ता को GPIO इंटरफ़ेस के माध्यम से एम्पलीफायरों और स्विच जैसे बाहरी घटकों को नियंत्रित करने की अनुमति देता है, ईवेंट ट्रिगर जैसे इनपुट का समर्थन करता है, और डिबग सिग्नल का निरीक्षण करता है।USRP-LW 2954 में एक आंतरिक JTAG एडेप्टर भी शामिल है जो डेवलपर्स को नई FPGA छवियों को आसानी से लोड और डीबग करने की अनुमति देता है।